

Esame di Reti Logiche

5 settembre 2023



Domande di teoria: rispondere a tutte le domande

Progetto: sviluppare la macchina a stati e completare il diagramma temporale

1. Logica combinatoria (5 pts)

Si discuta il ruolo dei don't care nella semplificazione. Si evidenzi come possono essere utilizzati nell'ottimizzazione della funzione f mostrata nella tabella della verità a partire dalla sua mappa di Karnaugh, derivandone l'espressione minima.

A	B	C	D	$f(A,B,C,D)$
0	0	0	0	-
1	0	0	0	1
0	1	0	0	0
1	1	0	0	-
0	0	1	0	1
1	0	1	0	-
0	0	0	1	0
1	0	0	1	-
0	1	1	0	0
1	1	1	0	0
0	0	1	1	0
1	0	1	1	1
0	1	1	1	0
1	1	1	1	0




2. Codice VHDL (4 pts)

Si sviluppi il codice VHDL strutturale del componente **TopLevel** mostrato nella figura come diagramma a blocchi. In particolare, per i sottocomponenti **MSF** e **CTR** si sviluppi solamente il codice dell'entità, mentre per **TopLevel** sviluppare sia l'entità sia l'architettura.

2. Analisi circuito sequenziale (5 pts)

Si consideri il circuito sequenziale mostrato in figura, costituito da un ingresso X , due flip flop di tipo D edge triggered e dalla relativa logica combinatoria di calcolo dello stato futuro.

- Si determinino le equazioni dei segnali D_A e D_B .
- Si derivi quindi la tabella degli stati e si disegni il diagramma a stati, assumendo che le variabili di stato siano a 0 nello stato iniziale.




circuito sequenziale da analizzare

4. Progetto

Si richiede di

- (12 pts) Progettare la macchina a stati finiti mostrando e commentando il diagramma degli stati
- (4 pts) Completare il diagramma temporale allegato

Generazione sincronismo



Generazione di un sincronismo

Si vuole realizzare un circuito digitale che generi un unico impulso di durata pari ad un singolo ciclo di clock per ogni fronte di salita del segnale in ingresso. Sulla linea è presente una forte componente rumorosa che si vuole filtrare onde evitare di generare molteplici impulsi per un singolo fronte di salita. Il comportamento che si vuole ottenere è il seguente:

- L'impulso in uscita si deve generare non appena il segnale in ingresso, opportunamente digitalizzato campionandolo con il clock di sistema, assume un valore logico alto, anche se è per un solo ciclo di clock.
- Nei periodi di clock immediatamente successivi, il segnale in ingresso può tornare ad un valore logico basso ed oscillare, ma queste transizioni devono essere ignorate, fino a che il segnale non rimane stabile ad un valore logico alto **per almeno 4 cicli di clock consecutivi**.
- Raggiunto lo stato stabile alto, bisogna rilevare la transizione opposta seguendo lo stesso principio, senza però generare alcun impulso in uscita.

Il funzionamento riprende quindi da capo.

